本发明涉及一种调光电路,所述调光电路包括:第一高频振荡器,用于产生第一时钟信号;计数器,用于根据所述第一高频振荡器产生的第一时钟信号对输入的DPWM信号中的高电平时间和低电平时间进行计数,分别产生高电平时间数和低电平时间数;第二高频振荡电路,用于根据所述高电平时间数和低电平时间数,产生与所述DPWM信号的占空比相同的第二时钟信号。本发明能利用较低频率的调光信号,产生较高频率的调光电压,降低滤波电路的设计难度,使得输出的调光电压稳定、不易波动,并减小滤波电路的芯片占用面积,减轻线路布局设计、散热及成本的压力。
1.一种调光电路,其特征在于,所述调光电路包括:第一高频振荡器、计数器和第二高频振荡器;第一高频振荡器,用于产生第一时钟信号;计数器,与所述第一高频振荡器相连接,用于根据所述第一时钟信号对输入的数字脉宽DPWM信号中的高电平时间和低电平时间进行计数,分别产生高电平时间数和低电平时间数;第二高频振荡器,与所述计数器相连接,用于根据所述高电平时间数和低电平时间数,产生与所述DPWM信号的占空比相同的第二时钟信号。
2.根据权利要求1所述的调光电路,其特征在于,所述第一时钟信号和第二时钟信号的频率高于所述DPWM信号的频率。
3.根据权利要求1所述的调光电路,其特征在于,所述第二高频振荡电路包括第一电流镜组、第二电流镜组、第一电容、第一比较器、第二电容、第二比较器、第一放电开关、第二放电开关、第一或非门和第二或非门;第一电流镜组,与所述第一电容相连接,用于基于所述高电平时间数和基准电流产生第一充电电流,并利用所述第一充电电流对所述第一电容进行充电;第二电流镜组,与所述第二电容相连接,用于基于所述低电平时间数和基准电流产生第二充电电流,并利用所述第二充电电流对所述第二电容进行充电;第一比较器,与所述第一电容相连接,用于比较所述第一电容的电压与电容参考电压的大小,当所述第一电容的电压大于所述电容参考电压时输出信号;第二比较器,与所述第二电容相连接,用于比较所述第二电容的电压与电容参考电压的大小,当所述第一电容的电压大于所述电容参考电压时输出信号;第一放电开关,连接于所述第一电容的两侧,且所述第一放电开关的受控端与所述第二或非门的输出端相连接;第二放电开关,连接于所述第二电容的两侧,且所述第二放电开关的受控端与所述第一或非门的输出端相连接;第一或非门,所述第一或非门的第一输入端与所述第一比较器的输出端相连接,所述第一或非门的第二输入端与所述第二或非门的输出端相连接,所述第一或非门的输出端与所述第二或非门的第二输入端相连接;第二或非门,所述第二或非门的第一输入端与所述第二比较器的输出端相连接,所述第二或非门的输出端与所述第一或非门的第二输入端相连接,并作为所述第二高频振荡器的输出端,输出所述第二时钟信号。
4.根据权利要求1所述的调光电路,其特征在于,所述第二高频振荡电路包括第一电流镜组、第二电流镜组、电容、比较器、触发器、第一控制开关、第二控制开关、延时单元和放电开关;第一电流镜组,与所述电容相连接,用于基于所述高电平时间数和基准电流产生第一充电电流,并利用所述第一充电电流对所述电容进行充电;第二电流镜组,与所述电容相连接,用于基于低电平时间数和基准电流产生第二充电电流,并利用所述第二充电电流对所述电容进行充电;比较器,所述比较器的第一输入端与所述电容相连接,所述比较器的第二输入端与所述电容参考电压相连接,所述比较器的输出端经过所述延时单元与所述放电开关的受控端相连接,用于比较所述电容的电压与电容参考电压的大小,当所述电容的电压大于所述电容参考电压时,输出信号至所述放电开关;所述触发器的时钟输入端与所述比较器的输出端相连接;所述放电开关连接于所述电容的两侧,所述放电开关的受控端在收到所述比较器输出的信号时导通,使所述电容放电;所述第一电流镜组通过所述第一控制开关与所述电容相连接,所述第一控制开关的受控端与所述触发器的D端和ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="30"/>端相连接;所述第二电流镜组通过所述第二控制开关与所述电容相连接,所述第二控制开关的受控端与所述触发器的Q端相连接,所述触发器的Q端作为所述第二高频振荡器的输出端,输出所述第二时钟信号。
5.根据权利要求3或4所述的调光电路,其特征在于,所述高电平时间数为二进制数据HD1~HDN,所述低电平时间数为二进制数据LD1~LDN,其中N为预设正整数;所述第一电流镜组包括N个支路的镜像电流源IH1~IHN,分别通过开关K11~K1N与所述电容相连接,所述开关K11~K1N的受控端分别与所述二进制数据HD1~HDN相连接;所述第二电流镜组包括N个支路的镜像电流源IL1~ILN,分别通过开关K21~K2N与所述电容相连接,所述开关K21~K2N的受控端分别与所述二进制数据HL1~HLN相连接。
6.根据权利要求5所述的调光电路,其特征在于,所述N个支路的镜像电流源IH1~IHN的电流与所述第一电流镜组的基准电流为二进制比例关系,即IH1:IH2:IH3:...:IHN=1:2:4:...:2^N-1;所述N个支路的镜像电流源IL1~ILN的电流与所述第二电流镜组的基准电流为二进制比例关系,即IL1:IL2:IL3:...:ILN=1:2:4:...:2^N-1。
7.根据权利要求6所述的调光电路,其特征在于,所述第一电流镜组的基准电流与所述第二电流镜组的基准电流相等。
8.根据权利要求1所述的调光电路,其特征在于,所述第一高频振荡器具体为环形振荡器,所述环形振荡器的输出端与所述计数器相连接。
9.根据权利要求1所述的调光电路,其特征在于,所述调光电路还包括:滤波器,与所述第二高频振荡器相连接,用于对所述第二高频振荡器产生的第二时钟信号进行滤波,并将滤波后输出的电压作为所述调光电路输出的调光电压。
10.根据权利要求9所述的调光电路,其特征在于,所述滤波器具体为二阶低通滤波器。技术领域
本发明涉及LED背光驱动技术领域,尤其涉及一种调光电路。
背景技术
在LED(Lightxa0Emittingxa0Diode,发光二极管)背光驱动电路中的调光电路通常有两种方式,一种为模拟调光方式,一种是脉宽调制(Pulsexa0WidthModulation,PWM)的调光方式。PWM调光方式因其具有高调光精度、无色谱偏移等优点而被广泛采用,然而,在一些应用中却受到限制。首先,由于LED背光驱动电路的反馈环路响应速度较慢,如果调光频率高于500Hz,则很难做到较好的线性度,因为LED电流上升和下降时间将占据较大的占空比。其次,调光频率在3K~50KHz(人耳敏感频率范围)之间容易产生电容啸叫声,引起音频噪声,这是由于电容充放电所致。再次,在一些紧密系统中,由于印刷电路板(Printedxa0CircuitBoard,PCB)面积较小,导致电源、地线阻抗较高,较低频(如500Hz以下)PWM调光方式会导致电源上产生与调光频率一致的电源噪声,从而导致一些敏感电路工作失效。现有的一种常见的调光方式是将数字脉宽调制的调光方式与模拟调光相结合,即通过输入数字的调光信号(DPWM),产生一个调光电压V_DIM,其幅度与输入调光信号的占空比成正比(例如:V_DIM=V_REF.D,其中D为调光信号的占空比,V_REF为内部基准电压,例如0.3V),然后用该调光电压V_DIM控制LED驱动电路中电流反馈信号的电压值,电流反馈信号一般通过一个反馈电阻与LED串联,电流反馈信号的电压值即为该反馈电阻上的电压降,电流反馈环路将反馈电阻上的电压降调整至等于调光电压V_DIM,即I_LED.R_s=V_DIM=V_REF.D,其中R_s为反馈电阻的电阻值,I_LED为LED的电流。这样LED电流就与调光信号的占空比D成正比,即实现了调光效果。图1是现有技术的一种调光电路的电路原理图,描述了由调光信号DPWM产生调光电压V_DIM的具体实现方式。其中DPWM为外部输入的数字调光信号,REF为参考电压,例如0.3V,由此产生的V_DIM平均电压等于V_REF.D,其中V_REF为REF的电压值。利用电阻R01、电阻R02、电容C01和电容C02构成的滤波电路对DPWM信号进行滤波得到V_DIM。当R01,C01,R02,C02的值足够大时,V_DIM信号将被滤波成近似一直流电压。为了使较低频率的DPWM调光信号,经过滤波后可以输出波动较小的V_DIM信号,调光电路中的滤波电路需要较大的电阻值的R1,R2和较大的电容值的C1,C2。例如,R1=R2=7.5MΩ,C1=C2=12.5pF。此时,滤波电路能将频率高于10/(2.π.R1.C1)的调光信号近似滤成波动较小的调光电压信号,此频率约为16.98K赫兹。而在印刷电路板设计时,需要考虑各元件的体积对线路布局的影响。1pF电容约需要30X30平方微米的芯片面积,C1和C2约需150X150平方微米的面积,R1和R2也需约80X80平方微米的面积。该些元件占用的面积相当大,不利于线路布局的设计,而且容易给散热、成本都造成较大压力。
发明内容
本发明的目的是提供一种调光电路,能利用较低频率的调光信号,产生较高频率的调光电压V_DIM,降低滤波电路的设计难度,使得输出的调光电压稳定、不易波动,并减小滤波电路的芯片占用面积,减轻线路布局设计、散热及成本的压力。为实现上述目的,本发明提供了一种调光电路,所述调光电路包括:第一高频振荡器、计数器和第二高频振荡器;第一高频振荡器,用于产生第一时钟信号;计数器,与所述第一高频振荡器相连接,用于根据所述第一时钟信号对输入的数字脉宽DPWM信号中的高电平时间和低电平时间进行计数,分别产生高电平时间数和低电平时间数;第二高频振荡器,与所述计数器相连接,用于根据所述高电平时间数和低电平时间数,产生与所述DPWM信号的占空比相同的第二时钟信号。本发明提供的调光电路,通过高频振荡器,将较低频率的DPWM调光信号调制成较高频率的周期信号,再经过滤波电路产生调光电压V_DIM,可以避免当输入较高频率的DPWM调光信号时易产生音频噪声、线性度不好等问题,同时使得在调光电路中的滤波电路能够使用较小的电阻和电容进行滤波,降低滤波电路的设计难度,从而减小芯片占用面积,减轻线路布局设计、散热及成本的压力。
附图说明
图1为现有的一种调光电路的原理图;图2为本发明实施例提供的一种调光电路的原理框图;图3为本发明实施例提供的第一高频振荡器的电路原理图;图4为本发明实施例提供的第二高频振荡器的电路原理图;图5为本发明实施例提供的电流镜组的结构原理图;图6为本发明实施例提供的调光电路中各信号的波形示意图;图7为本发明实施例提供的滤波电路的电路原理图;图8为本发明实施例提供的另一种第二高频振荡器的电路原理图;图9为本发明实施例提供的另一种调光电路中各信号的波形示意图。
具体实施方式
下面通过附图和实施例,对本发明的技术方案做进一步的详细描述。本发明的调光电路是采用数字脉宽调制与模拟调光相结合的方式进行调光,其工作原理是通过高频振荡器对外部输入的数字调光DPWM信号进行调制,使产生一个较高频率的周期信号,该周期信号的占空比近似等于DPWM信号的占空比,再经过滤波电路,产生调光电压V_DIM输出。本发明通过提高调光频率,使得滤波电路能够采用较小的电阻和电容进行滤波,从而减小芯片占用面积,减轻线路布局设计、散热及成本的压力。图2是本实施例提供的调光电路的原理图,如图2所示,本发明的调光电路包括:第一高频振荡器10、计数器20、第二高频振荡器30和滤波器40。第一高频振荡器10用于产生高频的第一时钟信号CK1。第一高频振荡器10与计数器20相连接,提供高频的第一时钟信号CK1作为计数器20的采样信号。图3是一种第一高频振荡器10的原理图,如图3所示,该第一高频振荡器10是一个环形振荡器,采用奇数个反相器INV1、INV2、INV3依次串联,且输出端和输入端首尾相接,构成环状,即可输出高频的第一时钟信号频率CK1。当然,第一高频振荡器10可以采用其他现有的高频振荡器实现,只要频率较高,这样对时间计数产生的误差较小,产生的第一时钟信号频率CK1的频率越高,通过计数器20计数误差越小,最大时间误差等于CK1的周期。第一时钟信号频率CK1的频率较高,一般滤波器40中所需的电阻和电容值较小,芯片面积较小。计数器20与第一高频振荡器相连接,用于根据第一时钟信号CK1对外部输入的DPWM信号中的高电平时间和低电平时间进行计数,分别产生高电平时间数和低电平时间数。在这个过程中,计数器20利用第一时钟信号CK1对DPWM信号的高、低电平进行采样,分别计算高电平时间和低电平时间的周期数。在DPWM信号的一个周期中,当DPWM信号处于高电平状态时,用第一时钟信号CK1对高电平时间计数,产生二进制数据HD1~HDN;当处于低电平状态时,用第一时钟信号CK1对低电平时间计数,产生二进制数据LD1~LDN。由于第一时钟信号CK1的频率较高,例如,可以是DPWM信号频率的100倍,那么在占空比为3:2的DPWM信号的一个周期中,高电平时间内包含60个第一时钟信号CK1周期,则可以得到高电平时间数为60,得到二进制数据HD1~HDN为00111100。低电平时间内包含40个第一时钟信号CK1周期,则可以得到低电平时间数为40,得到二进制数据LD1~LDN为00101000。理论上来说,第一时钟信号CK1的频率至少大于DPWM信号的采样频率。当DPWM信号占空比不变时,得到的二进制数据HD1~HDN和二进制数据LD1~LDN也不变,为固定的高电平时间数和低电平时间数。第二高频振荡器30用于根据所述高电平时间数和低电平时间数,产生与DPWM信号的占空比相同的高频的第二时钟信号。图4是本实施例第二高频振荡器30的原理图,如图4所示,第二高频振荡器30包括第一电流镜组IH、第二电流镜组IL、第一电容C1、第二电容C2、第一比较器COMP1、第二比较器COMP2、第一放电开关MN1、第二放电开关MN2第一或非门NOR1和第二或非门NOR2。第一电流镜组IH与计数器20输出的二进制数据HD1~HDN相连接,利用二进制数据HD1~HDN控制该第一电流镜组IH的输出电流,提供第一充电电流。第一电流镜组IH的输出端与第一电容C1相连接,利用所述第一充电电流对第一电容C1进行充电。第二电流镜组IL与二进制数据HL1~HLN相连接,利用二进制数据HL1~HLN控制该第二电流镜组IL的输出电流,提供第二充电电流。第二电流镜组IL的输出端与第二电容C2相连接,利用所述第二充电电流对第二电容C2进行充电。第一比较器COMP1的第一输入端与第一电容C1相连接,第二输入端与电容参考电压相连接,输出端与第一或非门NOR1的输入端相连接。第二比较器COMP2的第一输入端与第二电容C2相连接,第二输入端与电容参考电压相连接,输出端与第二或非门NOR2的输入端相连接。第一放电开关MN1连接于第一电容C1的两侧,其受控端与第二或非门NOR2的输出端相连接,当第一放电开关MN1导通时,第一电容C1放电,电压降为低电平。第二放电开关MN2连接于第二电容C2的两侧,其受控端与第一或非门NOR1的输出端相连接,当第二放电开关MN2导通时,第二电容C2放电,电压降为低电平。第一放电开关MN1和第二放电开关MN2可以为晶体管、场效应管、可控硅等电子开关。第一或非门NOR1的第一输入端与第一比较器COMP1的输出端相连接,第二输入端与第二或非门NOR2的输出端相连接,输出端与第二或非门NOR2的输入端相连接。第二或非门NOR2的第一输入端与第二比较器COMP2的输出端相连接,输出端与第一或非门NOR1的第二输入端相连接,并作为第二高频振荡器30的输出端,输出第二时钟信号CK2。如图5所示,第一电流镜组IH包括N支路镜像电流源IH1~IHN,其电流与该第一电流镜组IH的基准电流IH0的比例为二进制比例,即IH1=IH0,且IH1:IH2:IH3:...:IHN=1:2:4:...2^N-1。第二电流镜组IL包括N支路镜像电流源IL1~ILN,其电流与该第二电流镜组IL的基准电流IL0的比例为二进制比例,即IL1=IL0,且IL1:IL2:IL3:...:ILN=1:2:4:...:2^N-1。VDD为电源电压。二进制数据HD1~HDN分别通过K11~K1N控制各镜像电流源IH1~IN,第一电流镜组IH的输出端与第一电容C1相连接,输出的电流值I_H=HD1.2⁰.I_H0+HD2.2¹.I_H0+...+HDN.2^N-1.I_H0,其中HD1~HDN的取值为0或1。也就是说,第一电容C1的充电电流是高电平时间数的倍数的基准电流。二进制数据HL1~HLN分别通过K21~K2N控制各镜像电流源IL1~ILN,第二电流镜组IL的输出端与第二电容C2相连接,输出的电流值I_L=HD1.2⁰.I_L0+HD2.2¹.I_L0+...+HDN.2^N-1.I_L0,其中HD1~HDN的取值为0或1。也就是说,第一电容C2的充电电流是低电平时间数的倍数的基准电流。第二振荡器30的工作原理具体为:初始时,第一电容C1和第二电容C2上的电压为零(即VC1=VC2=0),第一电流镜组IH对第一电容C1充电,当节点VC1的电压大于电容参考电压VTH时,第一比较器COMP1输出高电平,第一或非门NOR1输出变为低电平,即第二放电开关MN2的栅极变为低电平,第二放电开关MN2被关断,允许第二电流镜组IL对第二电容C2进行充电,此时第二或非门NOR2的两个输入端都为低电平,第二或非门NOR2的输出端为高电平,即输出第二时钟信号CK2为高电平。当节点VC2电压大于电容参考电压VTH时,第二比较器COMP2输出高电平,第二或非门NOR2的输出被置为低电平,即第一放电开关MN1的栅极变为低电平,第一放电开关MN1被关断,允许第一电流镜组IH对第一电容C1进行充电,此时输出第二时钟信号CK2为低电平。当节点VC1被充电至VC1节点电压大于电容参考电压VTH时,第一比较器COMP1输出高电平,第一或非门NOR1输出变为低电平,即第二放电开关MN2的栅极变为低电平,第二放电开关MN2被关断,允许第二电流镜组IL对第二电容C2进行充电,输出第二时钟信号CK2为高电平。这样,周而复始,就形成了振荡,这样就产生了周期性的第二时钟信号CK2。具体的波形如图6所示。其中,高电平时间TH=(V_TH.C₁)/(HD.IH),V_TH为电容参考电压VTH的电压值,C₁为第一电容C1的电容值,HD=HD1.2⁰+HD2.2¹+...+HDN.2^N-1,HD1~HDN为信号HD1~HDN的二进制数值,为0或者1。低电平时间TL=(V_TH.C₂)/(LD.IL),V_TH为电容参考电压VTH的电压值,C₂为第二电容C2的电容值,LD=LD1.2⁰+LD2.2¹+...+LDN.2^N-1,LD1~LDN为信号LD1~LDN的二进制数值,为0或者1。第二时钟信号CK2的占空比D_CK2=TL/(TL+TH)=HD/(HD+LD),而根据计数器原理可知,DPWM信号的高电平时间T1=T_CK1.HD,低电平时间T2=T_CK1.LD,所以DPWM信号的占空比D_PWM=T1/(T1+T2)=HD/(HD+LD),所以D_CK2=D_PWM。而第二时钟信号CK2的频率F_CK2=1/(TH+TL)=IH1/(VTH.C1.(1/HD+1/LD))。为了满足设计第二振荡器的频率较高,设计时可以将第一电容C1设计得很小,这样F_CK2很大,同时芯片面积也很小。滤波器40用于对第二时钟信号CK2进行滤波,并将滤波后输出的电压作为调光电路输出的调光电压VDIM。图7是本实施例提供的一种滤波器40的原理图,如图7所示,该滤波器40为二阶低通滤波器,包括电阻R1、电容C3、电阻R2和电容C4构成滤波器,参考电压REF经由开关K1与电阻R1相连接,第二高频信号CK2控制开关K1以及通过非门INV1控制开关K2。第二高频信号CK2经过滤波器40后输出调光电压VDIM。当第二高频信号CK2为较高频率的周期信号时,所需的电阻R1,电容C3,电阻R2,电容C4的电阻值和电容值可以很小。以第二高频信号CK2的周期信号频率比调光信号DPWM的频率高100倍为例,所需的电阻值和电容值可以分别减小10倍。以现有技术中,如果电阻R1=R2=7.5MΩ,C3=C4=12.5pF的滤波器能将频率高于10/(2.π.R1.C1)的调光信号近似滤成波动较小的调光电压信号,此频率约为16.98K赫兹。而在本发明中,由于滤波器输入端的频率较高,其电阻R1和R2可以取0.75M欧姆,电容C3和C4可以取1.25pF。这样元件的面积可以减小到现有技术的十分之一,实际设计中,比较优选的方案是优选减小面积较大的部分,例如电容所占面积比电阻大,可以让电容减小较大倍数,例如20倍,电阻减小5倍,其乘积仍维持减小100倍,则面积减小到:(150X150/20+80X80/5)/(150X150+80X80)=8.3%由此可见,本发明可以有效减小滤波电路的电阻和电容的值,从而减小芯片占用面积,降低滤波电路的设计难度,减轻线路布局设计的压力。图8是本发明实施例提供的又一种第二高频振荡器30的电路原理图,如图8所示,该第二高频振荡器30包括:第一电流镜组IH、第二电流镜组IL、电容C、比较器COMP、放电开关MN、第一控制开关KH、第二控制开关KL、触发器DFF和延时单元DT。第一电流镜组IH和第二电流镜组IL与图4中的相同,分别用于提供第一充电电流和第二充电电流,并分别通过第一控制开关KH、第二控制开关KL与电容C相连接。第一控制开关KH的受控端与触发器DFF的D端和ntent="drawing" img-format="tif" inline="yes" orientation="portrait" wi="25"/>端相连接,第二控制开关KL的受控端与触发器DFF的Q端相连接,触发器DFF的Q端作为第二高频振荡器30的输出端,输出第二时钟信号CK2。比较器COMP的第一输入端与电容C相连接,第二输入端与电容参考电压相连接,比较器COMP的输出端与触发器DFF的时钟输入端相连接。放电开关MN连接于电容C的两侧,比较器COMP的输出端经过延时单元DT与放电开关MN的受控端相连接,放电开关MN导通时,电容C放电,电压降为低电平。电容C奇数次充电时,以第一电流镜组IH为充电电流充电,偶数次充电以第二电流镜组IL为充电电流充电,每次充电到节点VC的电压大于电容参考电压VTH时,放电开关MN导通,使电容C放电到零,触发器DFF产生周期信号分别控制开关KH和KL。触发器DFF的复位端可以接上电复位信号UV,波形如图9所示,VDD为电源电压,每次上电时,产生UV信号,对时序逻辑复位,也可以接地电平,永不复位。本发明与现有技术相比,虽然增加了一些电路,例如第一高频振荡器,第二高频振荡器和计数器,但这些电路占用很小的芯片面积,特别用较先进的集成电路工艺,随着最小工艺线宽减小,大多数器件会随着平方倍数减小。例如对比0.5um工艺和0.18um工艺,在0.18um工艺上计数器的面积可以减小到(0.18/0.5)2=0.13,即减小到13%。本发明提供的调光电路,通过高频振荡器,将较低频率的DPWM调光信号调制成较高频率的周期信号,再经过滤波电路产生调光电压V_DIM,可以避免当输入较高频率的DPWM调光信号时易产生音频噪声、线性度不好等问题,同时使得在调光电路中的滤波电路能够使用较小的电阻和电容进行滤波,降低滤波电路的设计难度,从而减小芯片占用面积,减轻线路布局设计、散热及成本的压力。以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。